| Titre : | Le langage VHDL : du langage au circuit, du circuit au langage |
| Auteurs : | Jacques Weber, Auteur ; Sébastien Moutault, Auteur ; Maurice Meaudre, Auteur |
| Type de document : | texte imprimé |
| Mention d'édition : | 3e éd. |
| Editeur : | Paris ; Malakoff : Dunod, impr. 2007 |
| Collection : | Sciences sup |
| ISBN/ISSN/EAN : | 978-2-10-050191-5 |
| Format : | 1 vol. (XIV-282 p.) / ill., couv. ill. en coul. / 24 cm |
| Note générale : | La couv. porte en plus : "licence 3, master, écoles d'ingénieurs" |
| Index. décimale : | 004.436.2 (Langage de description du matériel) |
| Tags : | VHDL (langage de description de matériel informatique)' Circuits intégrés numériques -- Conception et construction' Réseaux logiques programmables |
| Résumé : | L'utilisation d'un langage évolué (Hardware Description Langage, comme VHDL ou Verilog) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable. Tous les fabricants de circuits logiques programmables proposent des solutions qui font appel au langage VHDL et les établissements d'enseignement l'utilisent. La troisième édition de cet ouvrage, entièrement refondue, propose une ouverture vers les " systèmes sur une puce " (Systems on a chip, SOC), qui ont pris depuis quelques années une très grande importance. Pour découvrir l'ensemble des possibilités offertes par le langage VHDL, le lecteur est invité à suivre un " fil rouge " qui l'amène à réaliser une application facile à implanter dans un circuit programmable. Les tests et les pièges à éviter sont également présentés dans cette démarche d'élaboration d'un nouveau composant numérique. Cette nouvelle édition s'adresse particulièrement aux étudiants des licences professionnelles EEA, des masters EEA et aux élèves ingénieurs. |
| Note de contenu : |
Table des matières
MODELISATION ET SYNTHESE : LE MEME LANGAGE CONCEPTION ET VERIFICATION, LE LANGAGE VHDL A TRAVERS UN PROJET Un contrôleur de liaison série asynchrone-Décrire le circuit Vérifier son fonctionnement-Quelques pièges SIMULATION , DE LA SEMANTIQUE DU LANGAGE VHDL AU MODELE RETRO-ANNOTE VITAL Parallélisme et algorithmes séquentiels : signaux, variables et processus-Bus, conflits et arithmétique de vecteurs : le standard IEEE-1076,3-Communiquer avec l'environnement et le simulateur-Violation des règles temporelles : des modèles " maison " à la librairie vital LE LANGAGE VHDL, ELEMENTS DE SYNTAXE Un préliminaire grammatical : le formalisme de Backus et Naur (BNF)-Les objets de langage-Les instructions-Structures d'un programme |
| ISBN 13 : | 978-2100501915 |
Exemplaires (1)
| Cote | Support | Localisation | Section | Disponibilité | Etat_Exemplaire |
|---|---|---|---|---|---|
| 004.436.2 WEB | Papier | Bibliothèque Centrale | Informatique | Disponible |
