Nos Abonnements
Ressources Électroniques
Détail d'une collection
The kluwer international series in engineering and computer science
Editeur :
ISSN :
pas d'ISSN
Sous-collections rattachées :
|
Documents disponibles dans la collection (58)
Ajouter le résultat dans votre panier Faire une suggestion Affiner la recherche
Titre : Adaptive techniques for mixed signal system on chip Type de document : document électronique Auteurs : Fayed, Ayman, Auteur ; Ismail, Mohammed, Auteur Editeur : Boston : Kluwer academic publishers Année de publication : 2006 Collection : The kluwer international series in engineering and computer science ISBN/ISSN/EAN : 978-0-387-32155-4 Langues : Anglais (eng) Mots-clés : Télécommunication Electronics Engineering Design Index. décimale : 621.39 Télécommunications. Télégraphie. Téléphonie. Radiocommunication. Technologie et équipement vidéo. Télécontrôle. Résumé : well as voltage, current, and time references with an emphasis on the circuit design of specific blocks such as voltage-controlled transconductors, offset comparators, and a novel technique for accurate implementation of on chip resistors. While the first part of the book addresses adaptive techniques at the circuit and block levels, the second part discusses adaptive equalization architectures employed to minimize the impact of ISI (Intersymbol Interference) on the quality of received data in high-speed wire line transceivers. It presents the implementation of a 125Mbps transceiver operating over a variable length of Category 5 (CAT-5) Ethernet cable as an example of adaptive equalizers. Adaptive techniques for mixed signal system on chip [document électronique] / Fayed, Ayman, Auteur ; Ismail, Mohammed, Auteur . - Boston : Kluwer academic publishers, 2006. - (The kluwer international series in engineering and computer science) .
ISBN : 978-0-387-32155-4
Langues : Anglais (eng)
Mots-clés : Télécommunication Electronics Engineering Design Index. décimale : 621.39 Télécommunications. Télégraphie. Téléphonie. Radiocommunication. Technologie et équipement vidéo. Télécontrôle. Résumé : well as voltage, current, and time references with an emphasis on the circuit design of specific blocks such as voltage-controlled transconductors, offset comparators, and a novel technique for accurate implementation of on chip resistors. While the first part of the book addresses adaptive techniques at the circuit and block levels, the second part discusses adaptive equalization architectures employed to minimize the impact of ISI (Intersymbol Interference) on the quality of received data in high-speed wire line transceivers. It presents the implementation of a 125Mbps transceiver operating over a variable length of Category 5 (CAT-5) Ethernet cable as an example of adaptive equalizers. Réservation
Réserver ce document
Exemplaires (2)
Code-barres Cote Support Localisation Section Disponibilité Etat_Exemplaire E00140 621.39 FAY Ressources électroniques Bibliothèque Centrale Electronique Disponible Consultation sur place E00139 621.39 FAY Ressources électroniques Bibliothèque Centrale Electronique Disponible
Titre : Algorithmic and register-transfer level synthesis : the system architect's workbench Type de document : texte imprimé Auteurs : D. E. Thomas, Auteur ; E. D. Lagnese, Auteur ; R. A. Walker, Auteur ; J. A. Nestor, Auteur Editeur : Boston : Kluwer academic publishers Année de publication : 1990 Collection : The kluwer international series in engineering and computer science Sous-collection : VLSI, computer architecture and digital signal processing num. 85 Importance : IX-305 p. Présentation : ill. Format : 24 cm ISBN/ISSN/EAN : 978-0-7923-9053-4 Note générale : Bibliogr. p. [281]-296. Index Langues : Anglais (eng) Mots-clés : Integrated circuits -- Design and construction
Computer architecture
Circuits intégrés -- Conception et constructionIndex. décimale : 621.382 Dispositifs électroniques utilisant les effets des corps solides. Dispositifs semi-conducteurs Résumé : Algorithmic and register-transfer level synthesis: the system architect's workbench presents the results of several coordinated research projects, collectively referred to as the system architect's workbench. The research described here can be grouped into three major categories:
1- computer-aided design tools to support algorithmic level synthesis.
2- computer-aided design tools to support register-transfer level synthesis.
3- computer-aided design tools to support the visualization of an automatically designed system in terms of its original behavioral description.Note de contenu : Contents:
* Design representations and synthesis.
* Transformations.
* Architectural partitioning (APARTY).
* Control step scheduling (CSTEP).
* Data path allocation (EMUCS).
* Microprocessor synthesis (SUGAR).
* Synthesis results.
* Correlating the multilevel design representation (CORAL).
* Observations and future work.Algorithmic and register-transfer level synthesis : the system architect's workbench [texte imprimé] / D. E. Thomas, Auteur ; E. D. Lagnese, Auteur ; R. A. Walker, Auteur ; J. A. Nestor, Auteur . - Boston : Kluwer academic publishers, 1990 . - IX-305 p. : ill. ; 24 cm. - (The kluwer international series in engineering and computer science. VLSI, computer architecture and digital signal processing; 85) .
ISBN : 978-0-7923-9053-4
Bibliogr. p. [281]-296. Index
Langues : Anglais (eng)
Mots-clés : Integrated circuits -- Design and construction
Computer architecture
Circuits intégrés -- Conception et constructionIndex. décimale : 621.382 Dispositifs électroniques utilisant les effets des corps solides. Dispositifs semi-conducteurs Résumé : Algorithmic and register-transfer level synthesis: the system architect's workbench presents the results of several coordinated research projects, collectively referred to as the system architect's workbench. The research described here can be grouped into three major categories:
1- computer-aided design tools to support algorithmic level synthesis.
2- computer-aided design tools to support register-transfer level synthesis.
3- computer-aided design tools to support the visualization of an automatically designed system in terms of its original behavioral description.Note de contenu : Contents:
* Design representations and synthesis.
* Transformations.
* Architectural partitioning (APARTY).
* Control step scheduling (CSTEP).
* Data path allocation (EMUCS).
* Microprocessor synthesis (SUGAR).
* Synthesis results.
* Correlating the multilevel design representation (CORAL).
* Observations and future work.Réservation
Réserver ce document
Exemplaires (2)
Code-barres Cote Support Localisation Section Disponibilité Etat_Exemplaire 041391 621.382 ALG Papier Bibliothèque Centrale Electronique Disponible En bon état 041495 621.382 ALG Papier Bibliothèque Centrale Electronique Disponible En bon état
Titre : Algorithms and techniques for VLSI layout synthesis Type de document : texte imprimé Auteurs : Dwight Hill, Auteur ; Don Shugard, Auteur ; John Fishburn, Auteur ; Kurt Keutzer, Auteur Editeur : Boston : Kluwer academic publishers Année de publication : 1989 Autre Editeur : Norwell [États-Unis] : AT&T bell laboratories Collection : The kluwer international series in engineering and computer science Sous-collection : VLSI, computer architecture and digital signal processing num. 65 Importance : XII-212 p. Présentation : ill. Format : 24 cm ISBN/ISSN/EAN : 978-0-89838-301-0 Note générale : Bibliogr. p. 201-208. Index Langues : Anglais (eng) Mots-clés : Algorithms
TechniquesIndex. décimale : 621.382 Dispositifs électroniques utilisant les effets des corps solides. Dispositifs semi-conducteurs Résumé :
Algorithms and techniques for VLSI layout synthesis provides a comprehensive and detailed look at a complete working VLSI layout system called IDA, which stands for "integrated design aides".Note de contenu : Contents:
* The IMAGES language.
* Designer interaction.
* Geometric algorithms.
* Enhancements to the IMAGES language for synthesis.
* Automatic layout of swith-level designs.
...Algorithms and techniques for VLSI layout synthesis [texte imprimé] / Dwight Hill, Auteur ; Don Shugard, Auteur ; John Fishburn, Auteur ; Kurt Keutzer, Auteur . - Boston : Kluwer academic publishers : Norwell [États-Unis] : AT&T bell laboratories, 1989 . - XII-212 p. : ill. ; 24 cm. - (The kluwer international series in engineering and computer science. VLSI, computer architecture and digital signal processing; 65) .
ISBN : 978-0-89838-301-0
Bibliogr. p. 201-208. Index
Langues : Anglais (eng)
Mots-clés : Algorithms
TechniquesIndex. décimale : 621.382 Dispositifs électroniques utilisant les effets des corps solides. Dispositifs semi-conducteurs Résumé :
Algorithms and techniques for VLSI layout synthesis provides a comprehensive and detailed look at a complete working VLSI layout system called IDA, which stands for "integrated design aides".Note de contenu : Contents:
* The IMAGES language.
* Designer interaction.
* Geometric algorithms.
* Enhancements to the IMAGES language for synthesis.
* Automatic layout of swith-level designs.
...Réservation
Réserver ce document
Exemplaires (1)
Code-barres Cote Support Localisation Section Disponibilité Etat_Exemplaire 041390 621.382 ALG Papier Bibliothèque Centrale Electronique Disponible En bon état Anatomy of a silicon compiler (1992)
Titre : Anatomy of a silicon compiler Type de document : texte imprimé Auteurs : Robert W. Brodersen, Éditeur scientifique Editeur : Boston : Kluwer academic publishers Année de publication : 1992 Collection : The kluwer international series in engineering and computer science Sous-collection : VLSI, computer architecture and digital signal processing num. 181 Importance : IX-362 p. Présentation : ill. Format : 24 cm ISBN/ISSN/EAN : 978-0-7923-9249-1 Note générale : Index Langues : Anglais (eng) Mots-clés : Circuit intégré
Compilateurs (logiciels)
SiliconIndex. décimale : 681.3.068 Automatisation de la programmation.Traducteurs.Générateurs.Compilateurs.Autocodes.
AssembleursRésumé : A sislicon compiler is a software system which can automatically generate an integrated circuit from a user's specification.
Anatomy of a silicon compiler examines one such compiler in detail, covering the basic framework and design entry, the actual algorithms and libraries which are used, the approach to verification and testing, behavioral synthesis tools and several applications which demonstrate the system's capabilities.Note de contenu : Au sommaire:
* Introduction and history.
* Framework and design entry.
* Silicon assembly.
* Verification and testing.
* Behavioral synthesis.
* Applications.Anatomy of a silicon compiler [texte imprimé] / Robert W. Brodersen, Éditeur scientifique . - Boston : Kluwer academic publishers, 1992 . - IX-362 p. : ill. ; 24 cm. - (The kluwer international series in engineering and computer science. VLSI, computer architecture and digital signal processing; 181) .
ISBN : 978-0-7923-9249-1
Index
Langues : Anglais (eng)
Mots-clés : Circuit intégré
Compilateurs (logiciels)
SiliconIndex. décimale : 681.3.068 Automatisation de la programmation.Traducteurs.Générateurs.Compilateurs.Autocodes.
AssembleursRésumé : A sislicon compiler is a software system which can automatically generate an integrated circuit from a user's specification.
Anatomy of a silicon compiler examines one such compiler in detail, covering the basic framework and design entry, the actual algorithms and libraries which are used, the approach to verification and testing, behavioral synthesis tools and several applications which demonstrate the system's capabilities.Note de contenu : Au sommaire:
* Introduction and history.
* Framework and design entry.
* Silicon assembly.
* Verification and testing.
* Behavioral synthesis.
* Applications.Réservation
Réserver ce document
Exemplaires (2)
Code-barres Cote Support Localisation Section Disponibilité Etat_Exemplaire 041504 681.3.068 ANA Papier Bibliothèque Centrale Informatique Disponible En bon état 041387 681.3.068 ANA Papier Bibliothèque Centrale Informatique Disponible En bon état
Titre : Bayesian modeling of uncertainty in low-level vision Type de document : texte imprimé Auteurs : Richard Szeliski, Auteur ; Takeo Kanade, Préfacier, etc. Editeur : Boston : Kluwer academic publishers Année de publication : 1989 Collection : The kluwer international series in engineering and computer science Sous-collection : Robotics: vision, manipulation and sensors num. 79 Importance : XVII-198 p. Présentation : ill. Format : 24 cm ISBN/ISSN/EAN : 978-0-7923-9039-8 Note générale : Index Langues : Anglais (eng) Mots-clés : Théorème de Bayes
Perception visuelle
Algorithmes
Computer vision -- Mathematical models
Vision par ordinateur -- Modèles mathématiquesIndex. décimale : 621.391 Notions générales sur l'ingénierie des Communications électriques. Cybernétique. Théorie de l'information. Théorie des signaux Résumé : Bayesian modeling of uncertainty in low-level vision develops a probablistic model for low-level vision problems such as surface interpolation and depth from motion. The model allows us to describe the uncertainty in the output of low-level vision algorithms. This uncertainty is inherent in all vision applications because of the noisy nature of real sensors.
Modeling of this uncertainty allows us to create algorithms that are more robust with respect to this noise.Note de contenu : Contents:
* Introduction.
* Representations for low-level vision.
* Bayesian models and Markov Random Fields.
* Prior models.
* Sensor models.
* Posterior estimates.
...Bayesian modeling of uncertainty in low-level vision [texte imprimé] / Richard Szeliski, Auteur ; Takeo Kanade, Préfacier, etc. . - Boston : Kluwer academic publishers, 1989 . - XVII-198 p. : ill. ; 24 cm. - (The kluwer international series in engineering and computer science. Robotics: vision, manipulation and sensors; 79) .
ISBN : 978-0-7923-9039-8
Index
Langues : Anglais (eng)
Mots-clés : Théorème de Bayes
Perception visuelle
Algorithmes
Computer vision -- Mathematical models
Vision par ordinateur -- Modèles mathématiquesIndex. décimale : 621.391 Notions générales sur l'ingénierie des Communications électriques. Cybernétique. Théorie de l'information. Théorie des signaux Résumé : Bayesian modeling of uncertainty in low-level vision develops a probablistic model for low-level vision problems such as surface interpolation and depth from motion. The model allows us to describe the uncertainty in the output of low-level vision algorithms. This uncertainty is inherent in all vision applications because of the noisy nature of real sensors.
Modeling of this uncertainty allows us to create algorithms that are more robust with respect to this noise.Note de contenu : Contents:
* Introduction.
* Representations for low-level vision.
* Bayesian models and Markov Random Fields.
* Prior models.
* Sensor models.
* Posterior estimates.
...Réservation
Réserver ce document
Exemplaires (1)
Code-barres Cote Support Localisation Section Disponibilité Etat_Exemplaire 041567 621.391 SZE Papier Bibliothèque Centrale Electronique Disponible En bon état
PermalinkPermalinkPermalinkPermalinkPermalinkPermalinkPermalinkPermalinkPermalinkPermalink
